4.2. Разработка схемы, фиксирующей переполнение разрядной сетки.

Признаки переполнения разрядной сетки:

1. 
   При сложении двух положительных величин получается отрицательная,
   
2. 
   При сложении двух отрицательных величин получается положительная.
   

а0 b0 c0  0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 0	a a b 1 b 1 c c c	6 эл
			В дальнейшем переполнение:

4.3. Разработка схемы для определения знака суммы.

Согласно правилам сложения в обратном коде, знаковые разряды участвуют в операции сложения наравне с остальными разрядами. При этом учитывается перенос в знаковый разряд и перенос из знакового разряда. Поэтому для получения знака результата можно использовать одноразрядный двоичный сумматор.

5. Разработка функциональной схемы многоразрядного десятичного сумматора.

На вход сумматора поступают: A=a₀a₁a₂a₃ и B=b₀b₁b₂b₃, где a_i=₅₄₂₁ и b_i=₅₄₂₁. Результат от сложения: C=c₁c₂c₃c₄, где c_i=₅₄₂₁.

Функциональная схема 3-х разрядного десятичного сумматора.

6. Разработка устройства управления для многоразрядного десятичного сумматора.

6.1. Разработка входных и выходных регистров хранения числовой информации, участвующей в операции сложения.

Регистры входов и выхода имеют одинаковую структуру и строятся на двухтактных синхронных J-K триггерах. Каждый регистр содержит 13 триггеров (12 значащих и 1 знаковый).

На вход J триггера подается информационный бит, на вход K – его инверсия.

На синхровходы С подается сигнал с распределителя сигналов, на инверсные входы R подается сигнал начальной установки, переводящий триггеры в нулевое состояние

a₀

&









ά₁₂



&






.

.



ά₁

.

.

.

&

НУ

СИ 1/2

6.2. Разработка регистра признаков результата.

<0

C₀


Регистр признаков хранит информацию о результате работы устройства. Регистр состоит из 4 триггеров. Первый содержит 1, если результат отрицательный, второй – положительный, третий – результат равен нулю. Четвертый триггер переходит в единичное состояние при возникновении переполнения разрядной сетки (при этом остальные триггеры переводятся в 0-е состояния).

6.3. Расчет временных параметров устройства управления.

Для правильного функционирования устройства необходимо устройство, которое будет синхронизировать работу сумматора и регистров, а также осуществлять остановку после получения результата.

Это устройство, называемое распределителем сигналов, вырабатывает 4 синхроимпульса с различными временными задержками между ними. Первый импульс позволит записать два операнда во входные регистры. Одновременно начнет работу сумматор. Второй импульс позволит записать результат в выходной регистр, третий – получить в регистре признаков признаки результата. Четвертый импульс остановит процесс вычислений.

Распределитель сигналов имеет 4 выхода (по числу синхросигналов различного назначения) и один вход, на который подаются импульсы с тактового генератора. Генератор вырабатывает импульсы с частотой 2нс. и скважностью 1, распределитель должен выделить из этой последовательности 4 сигнала с определенной временной задержкой между ними. Величина задержки характеризуется временем работы схем, входящих в состав сумматора:

Одноразрядный двоичный сумматор цепь P	2нс. (2 логических элемента)
Одноразрядный двоичный сумматор цепь S	3нс.
Одноразрядный десятичный сумматор выход P	Перенос по всем 2 разрядам, схема коррекции, перенос по 4 разрядам, схема коррекции единицы переноса. (2*2+4+4*2+1+1) = 18нс.
Одноразрядный десятичный сумматор выход S	Перенос по всем 2 разрядам, схема коррекции, перенос по 3 разрядам, выход S последнего сумматора (2*2+4+3*2+3) = 17нс.
Преобразователь 5421	3нс.

При прохождении сигнала через трехразрядный десятичный сумматор самой длинной цепью будет: прохождение операндов через входные преобразователи 8421, перенос во всех разрядах включая знаковый и через преобразователи поступление результата на выход устройства (3+3*18+2+17+3 = 79нс.). Задержка между первыми двумя синхроимпульсами должна быть кратна 4 и больше 79, следовательно, T₁=80нс. Задержка на самой длинной цепи регистра признаков равна 5нс., поэтому, временной интервал между вторым и третьим импульсами T₂=8нс.

Итак, распределитель сигналов является генератором следующих четырехразрядных двоичных чисел: 0001, 0000, … (19 раз) … , 0000, 0010, 0100, 1000.и будет проектироваться на основе счетчика с пересчетом на 19.

Составим таблицу переходов:

	Q5n	Q4n	Q3n	Q2n	Q1n	Q5n+1	Q4n+1	Q3n+1	Q2n+1	Q1n+1	F5	F4	F3	F2	F1	C4	C3	C2	C1
0	0	0	0	0	0	0	0	0	0	1	0	0	0	0		0	0	0	1
1	0	0	0	0	1	0	0	0	1	0	0	0	0			0	0	0	0
2	0	0	0	1	0	0	0	0	1	1	0	0	0	1		0	0	0	0
3	0	0	0	1	1	0	0	1	0	0	0	0				0	0	0	0
4	0	0	1	0	0	0	0	1	0	1	0	0	1	0		0	0	0	0
5	0	0	1	0	1	0	0	1	1	0	0	0	1			0	0	0	0
6	0	0	1	1	0	0	0	1	1	1	0	0	1	1		0	0	0	0
7	0	0	1	1	1	0	1	0	0	0	0					0	0	0	0
8	0	1	0	0	0	0	1	0	0	1	0	1	0	0		0	0	0	0
9	0	1	0	0	1	0	1	0	1	0	0	1	0			0	0	0	0
10	0	1	0	1	0	0	1	0	1	1	0	1	0	1		0	0	0	0
11	0	1	0	1	1	0	1	1	0	0	0	1				0	0	0	0
12	0	1	1	0	0	0	1	1	0	1	0	1	1	0		0	0	0	0
13	0	1	1	0	1	0	1	1	1	0	0	1	1			0	0	0	0
14	0	1	1	1	0	0	1	1	1	1	0	1	1	1		0	0	0	0
15	0	1	1	1	1	1	0	0	0	0						0	0	0	0
16	1	0	0	0	0	1	0	0	0	1	1	0	0	0		0	0	0	0
17	1	0	0	0	1	1	0	0	1	0	1	0	0			0	0	0	0
18	1	0	0	1	0	1	0	0	1	1	1	0	0	1		0	0	0	0
19	1	0	0	1	1	1	0	1	0	0	1	0				0	0	0	0
20	1	0	1	0	0	1	0	1	0	1	1	0	1	0		0	0	1	0
21	1	0	1	0	1	1	0	1	1	0	1	0	1			0	0	0	0
22	1	0	1	1	0	1	0	1	1	1	1	0	1	1		0	1	0	0
23	1	0	1	1	1	0	0	0	0	0		0				1	0	0	0

Получим входные и выходные функции триггеров:

x x 0 0 x x 0 0 x x  0 x x 0 0 1  0 0 1 1 0 0 1 1 0 0 1 1 0 0
J5 x x x x x x 1 x x x x x x x x x x	K5 x x x x x x x x x x x x x x x x 1 x x x x x x x x
x x 1 1 x x 1 1 x x  1 x x 1 1 0 0  0 0 0 0 0 0 0 0 0 0 0 0 0
J4 x x x x x x x x x x x x x x x x 1	K4 x x x x x x 1 x x x x x x x x x x x x x x x x x x