1. Задача: Разработать двоичный накапливающий 14-ти разрядный сумматор. Привести вд - umotnas.ru o_O
Главная
Поиск по ключевым словам:
страница 1
Похожие работы
Название работы Кол-во страниц Размер
Десятично-двоичный сумматор 1 107.07kb.
Дискретное программирование 1 48.87kb.
Разработать пользовательский интерфейс и набор классов для работы... 1 22.06kb.
Задача №1 Производственная задача 7 Задача №4 Задача о распределении... 6 787.52kb.
Задача 1 Повышение ожидаемой продолжительности жизни 18 Задача 2... 17 5032.16kb.
Кодирование и декодирование информации 1 149.56kb.
Задача нахождения наибольшей общей подпоследовательности 1 61.47kb.
Задача интегрирования дифференциального уравнения. Задача Коши. 1 44.58kb.
Задача для объекта. 6 Глоссарий Поисковая задача 1 30.11kb.
В процессе курсового проектирования необходимо разработать два цифровых... 1 127.36kb.
Задача Дирихле: а внутренняя задача 1 39.4kb.
Методические указания по его выполнению 4 Структурные схемы импульсных... 1 217.33kb.
Викторина для любознательных: «Занимательная биология» 1 9.92kb.

1. Задача: Разработать двоичный накапливающий 14-ти разрядный сумматор. Привести - страница №1/1

Московский ордена Ленина, ордена Октябрьской Революции

и ордена Трудового Красного Знамени.

ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ

им. Н. Э. БАУМАНА

Факультет: Информатики и систем управления

Кафедра: Проектирование и технология производства электронной аппаратуры (ИУ4)

______________________________________________________________________________

Контрольное задание №2

Двоичный накапливающий 14-ти разрядный сумматор


По курсу: Схемотехника ЭВС, комплексы и сети


Студент: Нестеров В.А. ИУ4-92

(фамилия, инициалы) (индекс группы)


Руководитель: Шпиев В.А.

(фамилия, инициалы)



дата сдачи отметка о защите

Москва


2011

1.Задача:


Разработать двоичный накапливающий 14-ти разрядный сумматор. Привести ВД.

2. Схемотехническое описание накапливающего сумматора.

В самом названии схемы отражена ее функция: она суммирует и накапливает результат. Накапливающий сумматор (рисунок 2.1) состоит из сумматора и выходного регистра, охваченных обратной связью.


Рисунок 2.1 - Структура накапливающего сумматора


То есть на один вход сумматора подается код с выходов регистра, а на другой вход - входной код. В результате с каждым следующим фронтом тактового сигнала в регистр записывается код суммы входного кода с предыдущим содержимым регистра, с предыдущей суммой. Например, если входной код равен 3, а в регистре записан код 6, то в следующем такте в регистр будет записан код 9 (то есть 6 + 3), в следующем такте - код 12 (то есть 9 + 3) и т.д. Получается, что на выходе накапливающего сумматора формируется равномерно увеличивающийся двоичный код, и шаг этого увеличения можно менять. В данном случае удобно применять регистр со сбросом, например, ИР35.

Отметим три особенности накапливающего сумматора.

Во-первых, когда выходной код достигает максимальной величины (становится больше 2n, где n - количество разрядов регистра), происходит переполнение схемы и возобновление ее работы с минимальных значений кода. Однако совсем не обязательно в следующем цикле работы будут повторены те же значения кода, что и в предыдущем. Например, пусть n равняется 4, то есть максимальное число на выходе регистра равно 1111 в двоичном коде или 15 в десятичном коде. Пусть входной код равен 3. Тогда после начального сброса регистра выходной код будет нарастать так: 0, 3, 6, 9, 12, 15, 2, 5, 8, 11, 14, 1, 4, .… Это происходит потому, что суммирование чисел 15 и 3 даст 18 или, в двоичном коде, 10010, а так как мы работаем только с младшими четырьмя разрядами, у нас получится 0010 или 2.

Во-вторых, особенность накапливающего сумматора состоит в том, что при больших значениях входного кода (больших половины максимально возможной величины) он может рассматриваться как накапливающий вычитатель. Пусть, например, входной код 4-разрядного сумматора равен 15 (1111 в двоичном коде), а в регистре записано число 13 (1011 в двоичном коде). В следующем такте в регистр запишется сумма 1101 + 1111 = 11100, а без старшего разряда - 1100, то есть 12. То есть выходной код уменьшился на единицу.

Наконец, в-третьих, совсем не обязательно шаг нарастания выходного кода накапливающего сумматора должен быть целым числом (то есть 0, 1, 2, 3, ...). Если в качестве выходного кода берутся не все, а только старшие разряды регистра, то шаг нарастания вполне может быть дробным, например, 0,5, 1,25 или 3,75. Не вошедшие в выходной код разряды будут иметь вес 2-1 (то есть 0,5), 2-2 (то есть 0,25) и т.д. Правда результат суммирования в выходном коде будет представлен с точностью до целых чисел. При этом возможна ситуация, когда в течение нескольких тактов код на выходе не меняется, например, при входном коде 0,5 выходной код будет меняться один раз на два такта, а при входном коде 0,25 - один раз на четыре такта.

Рисунок 2.2 – 14-ти разрядный накапливающий сумматор


На рисунке 2.2 показана схема 14-разрядного накапливающего сумматора на двух микросхемах сумматоров ИМ6 и одном регистре ИР35. В качестве выходного кода используется только 6 старших разрядов с выхода регистра, поэтому задание шага приращения возможно с точностью до 0,25. Максимально возможная частота тактового сигнала может быть определена по формуле T > tSM + tRG, где Т - период тактового сигнала, tSM - задержка 8-разрядного сумматора, а tRG - задержка регистра.
3. Разработка 14-разрядного накапливающего сумматора.
Накапливающий сумматор был разработан с помощью САПРа PSpice Schematics в соответствии с требованиями задания.

14-разрядный накапливающий сумматор на основе 14-ти полных сумматоров и регистра (рис.3.1).


Рисунок 3.1 – Одноразрядный накапливающий сумматор.
Для построения использовались следующие микросхемы комбинаторной и последовательностной логики:

  1. 74HC386 (XOR)

  2. 74HC32 (OR)

  3. 74HC08 (AND)

  4. 74HC74 (DT)

Использованные микросхемы из стандартной библиотеки КМОП 74HC.

Схема электрическая принципиальная 14-разрядного сумматора показана на рисунке 3.2.


Рисунок 3.2 – Схема электрическая принципиальная 14-разрядного накапливающего сумматора
4. Временные диаграммы работы 14-разрядного накапливающего сумматора.
Работа сумматора была промоделирована при помощи САПР ModelSim8.

Временная диаграмма показана на рисунке 4.1.



На временной диаграмме показаны выходы сумматора, тактовый сигнал и сигнал сброса. При этом на вход постоянно подавался код «5» (101). Видно, что с каждым следующим импульсов полученная сумма на выходе складывается с числом, поступающим на вход ( 5->10->15 – 101->1010->1111 и т.д.).