Курсовая работа по дисциплине "Моделирование" (Вариант 26) - umotnas.ru o_O
Главная
Поиск по ключевым словам:
страница 1
Похожие работы
Название работы Кол-во страниц Размер
Моделирование контрольно-курсовая работа 1 121.53kb.
Курсовая работа по дисциплине «Численное моделирование задач специальности» 1 129.67kb.
Курсовая работа по дисциплине «Моделирование систем» 1 138.04kb.
Курсовая работа по дисциплине 1 248.46kb.
Курсовая работа по дисциплине «Микропроцессорные системы» 1 52.4kb.
Курсовая работа по дисциплине «Методы оптимизации» 1 225.85kb.
Курсовая работа по дисциплине «Современные информационные технологии... 1 243.72kb.
Курсовая работа по аналитической химии студента 213 группы Ляхова... 1 170.79kb.
Курсовая работа по дисциплине «Статистика» на тему «Статистические... 1 205.84kb.
Курсовая работа по дисциплине «Статистика» на тему «Статистические... 4 847.59kb.
Курсовая работа по дисциплине: "Прогнозирование в условиях рынка"... 1 125.42kb.
Счетчик делитель на 8 с дешифратором 1 64.49kb.
Викторина для любознательных: «Занимательная биология» 1 9.92kb.

Курсовая работа по дисциплине "Моделирование" (Вариант 26) - страница №1/1




Московский государственный институт электроники и математики

(технический университет)

Кафедра информационно-коммуникационных технологий

Курсовая работа

по дисциплине “Моделирование”

(Вариант 26)

Выполнил студент гр. С-74:

Жуков А. Д.

Преподаватель:

Гоманилова Н. Б.

Москва 2009

Оглавление:


Заданная схема и диаграмма входных сигналов 3

Требуемые результаты работы 4

Анализ технического задания 4

Анализ рабочего задания 4

Анализ схемы 4

Анализ временной диаграммы 4

Логическое моделирование 5

Подготовка схемы к проведению логического моделирования 5

Описание на языке ЯЗОС 6

6

Результаты логического моделирования 6



Разработка обнаруживающего теста 7

Использованные элементы 7

Оценка полноты теста по временной диаграмме 7

Разработка оптимального теста 8

Итерация 1 8

Итерация 2 9

Итерация 3 10

Итерация 4 10

Итерация 5 11

Выводы 12

Список использованной литературы 13



Заданная схема и диаграмма входных сигналов



Требуемые результаты работы


  1. Проведение логического моделирования.

  2. Проведение отладки схемы при необходимости.

  3. Разработать тест для обнаружения неисправностей.

Анализ технического задания

Анализ рабочего задания


Схема является классическим асинхронным двоичным делителем частоты на 16. Электронные счетчики позволяют вести подсчет электрических импульсов, количество которых (поступивших на вход счетчика) представляется, обычно, в параллельном коде. Делители частоты – это цифровые последовательностные устройства, выполненные по схеме счетчика, но имеющие один счетный вход и один выход. Таким образом, любой счетчик может служить в качестве делителя частоты, если используется информация только одного из его выходов.

Асинхронный двоичный делитель частоты должен представлять собой совокупность 4-х последовательно соединенных JK-триггеров, причем в качестве единственного выхода будет использоваться выход последнего триггера последовательности.


Анализ схемы


Данная схема имеет неточность: в левой части схемы есть элемент ИЛИ-НЕ с одним входом, что заведомо ошибочно, и мы заменяем его на инвертор.

Анализ временной диаграммы


Временная диаграмма также не нуждается в доработке, т.к. построена корректно.

Логическое моделирование

Подготовка схемы к проведению логического моделирования


После графического ввода и предварительной трансляции схема в базовых элементах имеет следующий вид:



Описание на языке ЯЗОС

Результаты логического моделирования


Диаграммы наглядно демонстрируют работу делителя частоты: на выходе Q частота импульсов в 16 раз меньше, чем на входе P7.



Вывод: схема работает корректно.

Разработка обнаруживающего теста

Использованные элементы


В схеме использованы следующие элементы:

  • 1533ЛИ1 ( 2И )

  • 533ЛН1 ( НЕ )

  • 533ТВ6 ( JK-триггер )



Оценка полноты теста по временной диаграмме


Из графика видно, что при заданной диаграмме показатель полноты обнаруживающего теста примерно 55%. Проверим, возможно ли увеличить этот показатель.


Разработка оптимального теста

Итерация 1


Производим сброс триггеров. Для этого подает лог. 0 на контакт 13 элементов 3-6. В результате будут проверена константа 0 на контакте 2 элементов 3-6, а также константа 1 на контакте 3 элемента 6.

Таблица неисправностей:






Итерация 2


Проверим контакт 2 элемента 1 на константу 0 с помощью следующей последовательности:

Таблица неисправностей:







Итерация 3


Проверим контакт 2 элемента 2 на константу 0. Для этого подадим следующую последовательность на входы Е1 и Е2:

Таблица неисправностей:

Итерация 4


В этой итерации проверяем контакты 1 и 4 элемента 3 на константу 1. Подадим 0 на эти контакты 2 такта подряд, чтобы в элемент 3 прошел синхроимпульс.






Итерация 5


В данной итерации проверим контакт 3 элемента 6 на константу 0. Для этого продолжим подавать на входы схемы тактовые сигналы до того момента, пока состояние четвертого JK-триггера (элемент 6) не сменится на единичное.




После 19 тактов остались непроверенными контакты 1, 13 элементов 3-6 и контакты 4 элементов 4, 5, 6 на константу 1. Контакты 1, 4, 13 – это входы J, K, R JK-триггеров соответственно. Неисправности на данных контактах невозможно проверить, т.к. в соответствии со схемой на них постоянно подается лог. 1. В результате тест обнаруживает около 60% неисправностей:


Выводы


В работе было проведено логическое моделирование асинхронного двоичного делителя частоты на 16, построение диаграмм, иллюстрирующих режимы работы, описанные в ТЗ, и построен оптимальный обнаруживающий тест, который проверяет наличие 60% возможных неисправностей за 19 тактов. Задание выполнено с использованием программы “Мозаика”.

Список использованной литературы


Гоманилова Н. Б., Погодин В. Н. «Методические указания к выполнению курсовой работы по дисциплине моделирование».