Похожие работы
|
Цифровые устройства и микропроцессоры 2009/10 учебный год - страница №1/1
Цифровые устройства и микропроцессоры
2009/10 учебный год
-
Представление информации в цифровых системах и основные коды: двоичный код, двоично-десятичный код, унитарный код, прямой, обратный и дополнительный коды.
-
Основные логические функции и их производные. Логические элементы.
-
Логические элементы как схемы временной селекции.
-
Схемотехническая реализация логических элементов. Элементы с открытым коллектором и тремя состояниями.
-
Проектирование комбинационных цифровых устройств:
-
задачи проектирования;
-
формы описания;
-
составление логических функций;
-
минимизация логических функций;
-
логические состязания и способы их устранения.
Методы проектирования должны использоваться при решении задач и при ответах на все вопросы, относящиеся к комбинационным устройствам.
-
Преобразователи кодов. Шифраторы, дешифраторы.
-
Использование дешифратора в качестве универсальной комбинационной схемы.
-
Преобразователи двоично-десятичного кода в код семисегментного индикатора. Семисегментные индикаторы.
-
Схемы контроля четности и нечетности.
-
Мультиплексоры и демультиплексоры.
-
Использование мультиплексора в качестве универсальной комбинационной схемы.
-
Арифметические устройства. Компаратор, полусумматор.
-
Полный одноразрядный сумматор.
-
Многоразрядные сумматоры.
-
Вычитание двоичных чисел. Преобразование прямого кода в дополнительный.
-
Бистабильная ячейка. Асинхронный RS-триггер.
-
Ждущий мультивибратор.
-
Автоколебательный мультивибратор.
-
Статический синхронный RS-триггер.
-
Двухступенчатый RS-триггер типа M-S.
-
Динамический триггер.
-
Проектирование последовательностных цифровых устройств:
-
задачи проектирования;
-
основная модель (цифровые автоматы Мили и Мура, аналитическое описание, таблицы, графы) и принципы проектирования;
-
синтез триггеров;
-
синтез синхронных счетчиков.
Методы проектирования должны использоваться при решении задач и при ответах на все вопросы, относящиеся к последовательностным устройствам.
-
Синтез D-триггера.
-
Синтез T-триггера.
-
Синтез JK-триггера.
-
Асинхронный двоичный счетчик.
-
Синтез синхронного двоичного счетчика.
-
Синтез синхронного счетчика с переключаемым модулем счета.
-
Синтез синхронного двоичного реверсивного счетчика.
-
Синтез двоично-десятичного счетчика.
-
Синтез счетчика с входом сброса.
-
Синтез счетчика с предварительной параллельной установкой.
-
Синтез синхронных счетчиков с наращиваемой разрядностью.
-
Счетчики с переменным модулем счета. Аппаратная реализация.
-
Счетчики с переменным модулем счета. Программная реализация.
-
Синтез кольцевого счетчика, работающего в унитарном коде.
-
Регистры памяти.
-
Регистры сдвига.
-
Универсальные регистры.
-
Цифровые мультивибраторы.
-
Обработка асинхронных сигналов. Устранение влияния вибраций механических контактов. Синхронизация асинхронных сигналов.
-
Статические оперативные запоминающие устройства. Принципы построения схемы, динамические параметры, увеличение информационной емкости.
-
Динамические оперативные запоминающие устройства. Принципы построения схемы, временные диаграммы работы, принципы регенерации данных.
-
Постоянные запоминающие устройства. Принципы построения схемы, динамические параметры. Масочные, программируемые, перепрограммируемые ПЗУ.
-
Программируемые логические интегральные схемы. Программируемые логические матрицы. Программируемые логические приборы. Принципы построения и применения.
-
Принципы построения аппаратных средств и программного обеспечения вычислительных машин.
-
Принципы построения программного обеспечения вычислительных машин.
-
Программно-логическая модель процессорного ядра микроконтроллера с гарвардской архитектурой (семейство MCS-51). Основные элементы: регистры, указатели, программный счетчик.
-
Организация памяти микроконтроллера с гарвардской архитектурой (семейство MCS-51). Память команд, память данных. Внешняя память, внутренняя память. Режимы адресации, используемые при обращении к памяти. Регистры специальных функций.
-
Система команд микроконтроллера с гарвардской архитектурой (семейство MCS-51). Группы команд: команды арифметических операций, команды логических операций, команды пересылок, команды переходов и передачи управления. Способы адресации операндов: регистровая адресация, прямая адресация, косвенно-регистровая адресация, непосредственная адресация.
-
Структурная схема микроконтроллера с гарвардской архитектурой (семейство MCS-51). Назначение элементов. Входные и выходные сигналы.
-
Программно-логическая модель микропроцессора с принстонской архитектурой. Основные элементы: регистры, указатели, программный счетчик. Адресное пространство памяти и устройств ввода-вывода.
-
Структурная схема микропроцессора с принстонской архитектурой. Назначение элементов. Входные и выходные сигналы.
-
Интерфейс микропроцессора принстонской архитектуры с оперативным запоминающим устройством и постоянным запоминающим устройством.
-
Интерфейс микропроцессора принстонской архитектуры с устройствами ввода и вывода данных.
Задачи, включаемые в экзаменационные билеты, составлены на основе контрольных вопросов лабораторных и контрольных работ.
|